DSP二次Bootloader實(shí)現(xiàn)
本文采用德州儀器公司的16位定點(diǎn)DSP芯片TMS320VC5509A(以下簡(jiǎn)稱5509A)，其PGE封裝形式只有14根地址總線(A0～A13)，最大只能尋址16KB的Flash存儲(chǔ)器。若要尋址更大地址空間，就需要控制Flash存儲(chǔ)器的高位地址線。常見的解決方案是采用DSP的通用輸入輸出GPIO(General Purpose Input/Output)引腳來控制Flash的高位地址線，從而實(shí)現(xiàn)Flash存儲(chǔ)器的分頁訪問。然而，對(duì)于較大容量的Flash存儲(chǔ)器，本文介紹了一種基于CPLD快速譯碼的DSP二次引導(dǎo)方法，利用CPLD的時(shí)序嚴(yán)格、譯碼速度快、可在線編程等特點(diǎn)，在 DSP的外部存儲(chǔ)器接口EMIF的CE2空間模擬了一個(gè)Flash換頁寄存器FPR(Flash Page Register)，在上電復(fù)位后控制Flash的高位地址線，從而實(shí)現(xiàn)Flash的分頁訪問。
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。
1 TMS320VC5509A的并行引導(dǎo)模式
1.1 5509A的引導(dǎo)模式
5509A的引導(dǎo)模式選擇是通過4個(gè)模式選擇引腳BOOTM[3：0]來配置的，BOOTM3~0引腳分別與GPIO0、3、2、1相連。5509A提供了六種引導(dǎo)模式，即EHPI引導(dǎo)模式、8位/16位并行EMIF引導(dǎo)模式、8位/16位標(biāo)準(zhǔn)串行口引導(dǎo)模式、SPI EEPROM引導(dǎo)模式、USB引導(dǎo)模式以及I2C E2PROM引導(dǎo)模式。
在16位并行EMIF引導(dǎo)模式下，DSP芯片內(nèi)部固化的Bootloader程序上電復(fù)位后，首先從CE1空間首地址0x200000h處開始讀取程序代碼，DSP芯片，也稱數(shù)字信號(hào)處理器， 是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速的實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。
1.2 5509A的引導(dǎo)表格式
程序代碼以引導(dǎo)表的格式存儲(chǔ)在Flash存儲(chǔ)器中。引導(dǎo)表是獨(dú)立于所選引導(dǎo)模式的一種特定的格式，包含了用戶程序的代碼段、數(shù)據(jù)段、段在RAM中的目標(biāo)地址以及程序入口地址等其他相關(guān)信息。5509A引導(dǎo)表結(jié)構(gòu)如表1所示。
DSP芯片內(nèi)部固化的Bootloader的主要功能是將Flash中存儲(chǔ)的引導(dǎo)表按一定順序加載到RAM中，然后跳轉(zhuǎn)到32位程序入口地址開始執(zhí)行。引導(dǎo)表文件可以通過TI公司提供的16進(jìn)制轉(zhuǎn)換工具生成，一般是hex格式，然后將此hex文件燒寫到 Flash存儲(chǔ)器中供Bootloader加載。