3D眾核處理器亮相：層疊64核芯片和SRAM芯片
美國(guó)佐治亞理工學(xué)院（Georgia InsTItute of Technology）、韓國(guó)KAIST大學(xué)和Amkor Technology公司在“ISSCC 2012”上，共同發(fā)布了將277MHz驅(qū)動(dòng)的64核處理器芯片以及容量為256KB的SRAM芯片三維層疊后構(gòu)筑而成的處理器子系統(tǒng)“3D-MAPS：3D Massively Parallel Processor with Stacked Memory”（論文序號(hào)：10.6）。
64個(gè)處理器內(nèi)核分別與4KB的SRAM（數(shù)據(jù)存儲(chǔ)器）三維連接，可通過(guò)最短的布線長(zhǎng)度訪問(wèn)存儲(chǔ)器。上下芯片將電路面相對(duì)，利用美國(guó)的三維IC技術(shù)開(kāi)發(fā)公司Tezzaron Semiconductor擁有的芯片層疊技術(shù)，通過(guò)Face-to-Face（F2F）的銅鍵合工藝進(jìn)行連接。在厚度為765μm的存儲(chǔ)器芯片上，層疊厚度僅為12μm的處理器芯片。連接上下芯片間的信號(hào)線以及電源線和接地線全都采用F2F鍵合。F2F鍵合約有5萬(wàn)個(gè)，直徑為3.4μm，間距為5μm。而且，還針對(duì)上層處理器芯片的輸入輸出，采用了將處理器芯片上下貫通的硅通孔（TSV，Through Silicon Via）。TSV約有5萬(wàn)個(gè)，直徑為1.2μm，間距為5μm。
據(jù)介紹，使用試制的子系統(tǒng)并行運(yùn)行AES加密、動(dòng)作檢測(cè)等共計(jì)8個(gè)應(yīng)用時(shí)，實(shí)現(xiàn)了預(yù)期的內(nèi)存帶寬（Memory Bandwidth）。以4W的耗電量實(shí)現(xiàn)了最大64GB/秒的內(nèi)存帶寬。另外，在對(duì)數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫試驗(yàn)時(shí)證實(shí)，TSV以及F2F鍵合可以正常發(fā)揮作用。
此次試制的64核處理器芯片采用5段2路VLIW架構(gòu)，利用美國(guó)GLOBALFOUNDRIES公司的130nm技術(shù)制造，芯片面積為25mm2。該處理器芯片配備約3300萬(wàn)個(gè)晶體管。在1.5V電源電壓下工作，耗電量最大為6.3W。
在此次發(fā)布的雙芯片層疊型系統(tǒng)（“3D-MAPS V1”）中，TSV的應(yīng)用僅限于處理器芯片的輸入輸出。目前正在開(kāi)發(fā)新一代系統(tǒng)——將2枚128核處理器芯片（內(nèi)置SRAM）和3枚DRAM芯片（每枚芯片的存儲(chǔ)器容量為64MB）共計(jì)5枚芯片三維層疊的子系統(tǒng)“3D-MAPS V2”。除了處理器芯片的輸入輸出外，3D-MAPS V2還計(jì)劃在處理器訪問(wèn)DRAM時(shí)利用TSV。