淺析FinFET技術(shù)的發(fā)展未來
FinFET技術(shù)是電子行業(yè)的下一代前沿技術(shù)，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢。英特爾已經(jīng)在22nm上運用了稱為“三柵”的FinFET技術(shù)，同時許多晶圓廠也正在準備16納米或14納米的FinFET工藝。雖然該技術(shù)具有巨大的優(yōu)勢，但也帶來了一些新的規(guī)劃挑戰(zhàn)，它的成功，將需要大量的研究和整個半導體規(guī)劃生態(tài)系統(tǒng)的深層次合作。 和其他新技術(shù)一樣，F(xiàn)inFET器件規(guī)劃也提出了一些挑戰(zhàn)，特別是對于定制/模擬規(guī)劃。一個挑戰(zhàn)被稱為“寬度量化”,它是因為FinFET元件最好是作為常規(guī)結(jié)構(gòu)放置在一個網(wǎng)格。標準單元規(guī)劃人員可以更改的平面晶體管的寬度，但不能改變鰭的高度或?qū)挾鹊模宰詈玫姆绞絹硖嵘?qū)動器的強度是增加鰭的個數(shù)。增加的個數(shù)必須為整數(shù)， 你不能添加四分之三的鰭?！ ∪S預(yù)示著更多的電阻的數(shù)目（R）和電容（C）的寄生效應(yīng)，所以提取和建模也相應(yīng)困難很多。規(guī)劃者不能再只是為晶體管的長度和寬度建模，晶體管內(nèi)的Rs和Cs,包括本地互連，鰭和柵級，對晶體管的行為建模都是至關(guān)重要的。還有一個問題是層上的電阻。 20納米的工藝在金屬1層下增加了一個局部互連，其電阻率分布是不均勻的，并且依賴于通孔被放置的位置。另外，上層金屬層和下層金屬層的電阻率不一樣可能會達到百倍數(shù)量級。 還有一些挑戰(zhàn)，不是來自于FinFET自身，而是來至于16nm及14nm上更小的幾何尺寸。一個是雙重圖形，這個是20nm及以下工藝上為了正確光蝕/刻蝕必須要有的技術(shù)。比起單次掩模，它需要額外的mask,并且需要把圖形分解，標上不一樣的顏色，并且實現(xiàn)在不一樣的mask上。布局依賴效應(yīng)（LDE）的發(fā)生是因為當器件放置在靠近其他單元或者器件時，其時序和功耗將會受影響。還有一個挑戰(zhàn)就是電遷移變得更加的顯著，當隨著幾何尺寸的縮小。 如前所述，上述問題將影響影響定制/模擬規(guī)劃。如果數(shù)字規(guī)劃工程師能夠利用自動化的，支持FinFET器件的工具和支持FinFET的單元庫，他或她將發(fā)現(xiàn)，其工作上最大的變化將是單元庫：更好的功耗和性能特點！但是，數(shù)字規(guī)劃工程師也會發(fā)現(xiàn)新的和更復(fù)雜的規(guī)劃規(guī)則，雙圖形著色的要求，和更加嚴格的單元和pin位置的限制。最后，有些SoC規(guī)劃人員還會被要求來規(guī)劃和驗證上百萬門級別的芯片。規(guī)劃師將需要在更高的抽象層次上工作和大量重復(fù)運用一些硅IP. EDA產(chǎn)業(yè)在研究上花費了大量的錢，以搞定高級節(jié)點上規(guī)劃的挑戰(zhàn)。事實上，我們預(yù)期，EDA行業(yè)為了20納米，16納米和14納米的總研究費用可能會達到十二億美金到十六億美金。從FinFET器件的角度來看，例如，提取工具必須得到提升，以便能處理Rs和Cs從而更好預(yù)測晶體管的性能。這些Rs和Cs不能等待芯片成型后分析，他們需要在規(guī)劃周期的早期進行，所以電路工程師和版圖工程師不得不工作得更加緊密，這也是方式學上很大的一個變化。